Find Jobs
Hire Freelancers

Suggest A Project

$30-250 USD

Finalizat
Data postării: circa 12 ani în urmă

$30-250 USD

Plata la predare
Hi, I have two project requirements. NO COPIES. I need some original work. I need the codes that are atleast about 300-350 lines in VERILOG (strictly, no VHDL please). Your ideas and suggestions are encouraged. Will decide the cost of the project depending on the idea it's based on. Deadlines: Project 1: 5th - 6th May Project 2: 12th - 13th May
ID-ul proiectului: 1598404

Despre proiect

4 propuneri
Proiect la distanță
Activ: 12 ani în urmă

Vrei să câștigi bani?

Avantajele de a licita pe platforma Freelancer

Stabilește bugetul și intervalul temporal
Îți primești plata pentru serviciile prestate
Evidențiază-ți propunerea
Te înregistrezi și licitezi gratuit pentru proiecte
Acordat utilizatorului:
Avatarul utilizatorului
I am Electronics Engineer And i can do a project for you. Regards
$70 USD în 1 zi
4,2 (2 recenzii)
2,1
2,1
4 freelanceri plasează o ofertă medie de $155 USD pentru proiect
Avatarul utilizatorului
as in my PM
$150 USD în 4 zile
0,0 (0 recenzii)
0,0
0,0
Avatarul utilizatorului
Hi, I am Avinash Venigalla from India. I hold an Bachelors degree in Electronics and Communication Engineering and also Masters in VLSI Design. I have enclosed a copy of my resume listing my academic training and professional experience. I look forward to hearing from you soon. Project 1: A Digital CMOS Parallel Counter Architecture Based on State Look-Ahead Logic. Abstract : In this project we present a high-speed wide-range parallel counter that achieves high operating frequencies through a novel pipeline partitioning methodology (a counting path and state look-ahead path), using only three simple repeated CMOS-logicmodule types:an initial module generates anticipated counting states for higher significant bit modules through the state look-ahead path, simple D-type flip-flops, and 2-bit counters. The state look-ahead path pre-pares the counting path's next counter state prior to the clock edge such that the clock edge triggers all modules simultaneously, thus concurrently updating the count state with a uniform delay at all counting path modules/stages with respect to the clock edge. Sincerely, Avinash Venigalla.
$220 USD în 6 zile
0,0 (0 recenzii)
0,0
0,0
Avatarul utilizatorului
Have 9years of Experience in VLSI Design & verification and testing of FPGA & ASIC designs, ASIC to FPGA prototyping, ASIC FEInt synthesis, LEC, linting and virage memory compilers, FPGA (XILINX) Board level designs, synthesis and implementation. Have good experience in verilog coding.
$180 USD în 5 zile
0,0 (0 recenzii)
0,0
0,0

Despre client

Steagul UNITED STATES
Mumbai, United States
4,4
2
Metoda de plată a fost confirmată
Membru din apr. 4, 2012

Verificarea clientului

Mulțumim! Ți-am trimis prin e-mail linkul pe care trebuie să-l accesezi pentru a revendica creditul gratuit.
A apărut o eroare la trimiterea e-mailului. Încearcă din nou.
Utilizatori înregistrați Totalul proiectelor postate
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2024 Freelancer Technology Pty Limited (ACN 142 189 759)
Se încarcă previzualizarea
S-a oferit permisiunea de depistare a locației.
Ți-a expirat sesiunea pentru conectare sau te-ai deconectat. Conectează-te din nou.